Jméno a příjmení:  Zdeněk Plíva	Tituly:  Ing., PhD.
Rok narození:         1961	Rozsah prac. poměru:  100%
Součást školy:         katedra elektroniky a zpracování signálů FM TUL

 
Zabezpečuje předměty pro uvedené studijní programy:

- stávající magisterské (pětileté) studium

Elektronická zařízení (50%)

- nové bakalářské studium

Elektronická zařízení (100%)

 
Absolvovaná VŠ / obor studia / rok ukončení VŠ:
VŠST Liberec / ASŘ / 1984
TU Liberec, doktorské studium v oboru Technická kybernetika, disertační práce obhájena 2001/02

 
Údaje o praxi od ukončení vysokoškolského studia:

Od roku   do roku	Název zaměstnavatele	Odborné zaměření prac. činnosti
1984-1989	Elitex k.p. Chrastava	samostatný konstruktér
1989-1997	Elitron a.s. Liberec	vedoucí oddělení přípravy výroby desek plošných spojů
1997-	Technická univerzita Liberec	odborný asistent

 
Údaje o působení v zahraničí :

Měsíc/rok - měsíc/rok	Stát - název instituce	Druh vykonávané činnosti
10/1998	Francie - Toulouse - AIME	návrh IO v Cadence
10/1999	Francie - Toulouse - AIME	HDL návrh v Cadence
10/1999	Francie - Toulouse - AIME	HDL návrh v Cadence
5/2001-6/2001	Francie - Toulouse - AIME	Ambit, LDV a další nástroje Cadence
5/2002-6/2002	Francie - Toulouse - AIME	Low power BIST

 
Přehled tvůrčí a publikační činnosti za posledních pět let:

[1] PLIVA, Z., NOVAK, O., BOURDEU d'AGUERRE, P. : Hardware Overhead of BIST Equipment, Proc. of AE2001, Sept 2001, Pilsen, pp. 204-207, ISBN 80-7082-758-0

[2] PLIVA, Z. :Built-in Self Test From Hardware Point of View, Proc. of ECMMS, May 2001, Toulouse (Fr), pp. 131-135

[3] NOVAK, O., HLAWICZKA, A. GARBOLINO, T. GUCZWA, K. PLIVA, Z. NOSEK, J,: Low Hardware Overhead Deterministic Logic BIST with Zero-Aliasing Compactor. Proc. IEEE DDECS conf. Györ (Hungary), Apr. 2001 ( 183.3kB)

[4] PLIVA Z., NOVAK O., KOLAR M.: Designing of BIST equipment in Cadence, proc. of Computer Science Education Workshop (CSEW2000), Liblice, Nov. 2000, pp. 70-75, ISBN 80-01-02264-1

[5] PLIVA, Z. – NOVAK, O.: Practical Experience with Design of Cellular Automaton in CADENCE.Proc. of Design and Diagnostics of Electronics Circuits and System Workshop, April 5-7, 2000, Smolenice, Slovakia, pp. 217- 218, ISBN 80-968320-3-4

 
Anotace nejvýznamnějších publikací, projektů, děl a realizovaných výsledků
za dobu vědecké, výzkumné, vývojové, umělecké nebo další tvůrčí činnosti:

Vývoj, realizace a používání systému pro přípravu standardních typizovaných výrobních dat pro výrobu desek plošných spojů při zpracování libovolných vstupních kreslících dat - Elitex / Elitron

ad [1] Práce srovnává hardware overhead různých diagnostických metod

ad [2] Práce se zabývá různými vestavěnými diagnostickými prostředky z hlediska nároků na paměť a z hlediska celkové plochy obvodu

ad [3] Práce navrhuje řešení generátoru testovacích vzorků s možností změny počátečního stavu a s možností modifikace generovaného kódu při současné úspoře plochy obvodu a spotřeby energie

ad [4] Práce porovnává různé generátory testovacích vzorků z hlediska plochy čipu

Datum poslední změny: 3. 9. 2002